- Гибкая структура ячеек и размер от 16 до 128 слов длины ячейки
- Тестирование коммутационной структуры ATM путем стимуляции и анализа ячеек с тегом маршрутизации, добавленным к стандартной структуре ячеек ATM
- Гибкий трафик Формирование
- Проверка функций контроля структуры ATM
- Нагрузка на физические устройства для правильной работы в критических ситуациях
- Генерация и анализ HEC, CRC-10 в реальном времени, временных меток
- Измерение коэффициента ошибок ячеек, задержки прохождения ячеек, вариации прохождения ячеек, потери ячеек, трансляции заголовков
- Подключение к 8/16-битным пользовательским интерфейсам или интерфейсам UTOPIA уровня 1 и 2
Система параллельного генератора и анализатора ячеек/трафика Keysight E4829B представляет собой комплексный инструмент проверки и отладки для современных конструкций связи на основе ячеек, таких как микросхемы ATM, ASIC, концентраторы, коммутаторы и кросс-коммутаторы. Подключаясь к параллельным интерфейсам, таким как UTOPIA уровня 1 и 2 шириной 8/16 бит или аналогичным фирменным интерфейсам, система соответствует требованиям для проверки конструкции чипов, ASIC и подмодулей, а также ускоряет отладку платы/системы и анализ первопричин.
Концепция построения ячеек из отдельных сегментов данных, сгенерированных в реальном времени и основанных на памяти, позволяет обрабатывать стандартные ячейки ATM, а также фирменные, например, ячейки ATM с дополнительными тегами маршрутизации. Четыре независимых генератора трафика поддерживают одиночные, периодические и случайные пакеты ячеек. Можно настроить полностью детерминированный трафик ячеек. Возможности триггера ячеек позволяют пользователю обнаруживать выделенные ячейки, шаблоны ячеек, ошибки CRC-10 и HEC в реальном времени как событие. Одно или несколько событий могут быть объединены для запуска сбора ячеек, подсчета событий или обработки в реальном времени, например анализа временных меток для статистических измерений.
Для получения полной информации нажмите на ссылку Технический паспорт / Обзор продукта.
- Гибкая структура ячеек и размер от 16 до 128 слов длины ячейки
- Тестирование коммутационной матрицы ATM путем стимуляции и анализа ячеек с тегом маршрутизации, добавленным к стандартной структуре ячеек ATM
- Гибкое формирование трафика
- Проверка функций контроля матрицы ATM
- Нагрузка на физические устройства для правильной работы в крайних случаях
- Генерация и анализ HEC, CRC-10, временных меток в реальном времени
- Измерение коэффициента ошибок ячеек, задержки прохождения ячеек, вариации прохождения ячеек, потери ячеек, трансляции заголовков
- Подключение к пользовательским интерфейсам 8/16 бит или интерфейсам UTOPIA уровня 1 и 2
{{#ifEquals isAuthorMode ‘Y’}} {{#ifEquals isDynamicFragment ‘Y’}} {{#ifEquals isPimFlag ‘N’}}
{{/ifEquals}} {{#ifEquals isPimFlag ‘Y’}} {{#ifEquals isKeySightCareFlag ‘N’}}
{{/ifEquals}} {{/ifEquals}} {{/ifEquals}} {{/ifEquals}} {{#ifEquals isKeySightCareFlag ‘Y’}}
{{/ifEquals}} {{#ifEquals isKeySightCareFlag ‘N’}}
{{/ifEquals}}




