ET1810, ET1811 | IP-ядро EtherCAT для ПЛИС Intel®

Ядро EtherCAT IP позволяет реализовать функцию связи EtherCAT и функции, специфичные для приложения, на ПЛИС (Field Programmable Gate Array – т. е. устройстве, содержащем программируемые логические компоненты). Функциональность EtherCAT свободно настраивается. Ядро IP можно комбинировать с собственными конструкциями ПЛИС, и его можно интегрировать в системы на кристалле (SoC) с программными процессорами или системами аппаратных процессоров через интерфейсы Avalon® или AMBA® AXI™. Физические интерфейсы и внутренние функции, такие как количество FMMU и менеджеров SYNC, размер DPRAM и т. д., настраиваются. Интерфейс данных процесса (PDI) и распределенные часы также настраиваются. Функции совместимы со спецификацией EtherCAT и ET1100 EtherCAT ASIC.